매칭 진행 중
·
ID
654339
게이트 다이오드 및 멀티레벨 메모리 기반 초저전력 AI 연산 아키텍처 개발
기업 용역
기술 이전
을 함께 진행할
기업
을 찾는 공고입니다.
본 과제는 게이트 다이오드, 진동 신경망, 인-메모리 컴퓨팅 DRAM 및 멀티레벨 메모리 기술을 기반으로, 기존 CMOS 기반 인공지능 반도체의 전력 소모 및 연산 효율 한계를 극복할 수 있는 초저전력·고효율 AI 연산 아키텍처 개발을 목표로 합니다. 본 연구실이 보유한 진성 난수 발생기, 메모리 기반 신경망 연산 회로, 진동 기반 연산 소자 및 로직-메모리 통합 회로 기술을 단독 또는 통합적으로 활용하여, AI 반도체 SoC 수준으로 확장 가능한 원천 회로 구조를 제안하고, 시제품 수준(TRL 6)에서 확보된 기술의 회로 레벨 확장 및 상용화 가능성을 검증하고자 합니다.
게시자 유형
연구실
핵심 키워드
게이트다이오드
진성난수
진동신경망
과제 규모
협의 가능
공고 마감일
미정
연구실 소개
연구실 소개
김상식 교수 연구실(고려대학교 전기전자컴퓨터공학과)은 게이트 다이오드, 진동 신경망, 인-메모리 컴퓨팅 DRAM 등 차세대 인공지능 반도체 기술에 특화된 원천 소자 및 회로 기술을 연구·개발하고 있습니다. 기존 CMOS 기반 반도체 구조의 한계를 극복하기 위해 고속, 저전력, 고효율 AI 연산 구조 구현에 집중하고 있으며, 다수의 핵심 기술이 시제품 제작 및 성능 평가 단계인 TRL 6 수준에 도달해 있습니다. 현재는 기술 검증 고도화 및 회로·시스템 레벨 확장을 통해 상용화로 연계할 수 있는 산업 파트너와의 협업을 희망하고 있습니다.
대표 연구 분야
1. 게이트 다이오드 및 진성 난수 기반 보안 회로 기술 - 게이트 다이오드 소자를 활용한 진성 난수 발생기 개발을 통해 정보 암호화 및 보안용 트루 랜덤 비트 생성을 구현합니다. 실제 이미지 암호화 적용 사례를 통해 보안 하드웨어로서의 실효성을 검증하고 있습니다. 2. 메모리 기반 신경망 연산 및 인-메모리 컴퓨팅 회로 - 준비휘발성 메모리 기반 XNOR 이진화 신경망 회로 및 멀티레벨 DRAM 구조를 활용하여, 대규모 시냅스 어레이 기반의 고속·저전력 신경망 연산을 연구합니다. NeuroSim 시뮬레이션을 통해 MNIST 이미지 인식 정확도 93.32%를 달성한 바 있습니다. 3. 진동 신경망 및 로직-메모리 통합 연산 구조 - 커플링 방식(Capacitive/Resistive)에 따른 위상 동기화 제어가 가능한 진동 신경망 회로 및 연산과 저장을 동시에 수행하는 로직-메모리 통합 범용 셀 구조를 연구하여, 차세대 AI 반도체 아키텍처로의 확장을 지향합니다.
정부과제 / 산학협력 경험
- 게이트 다이오드, 진동 신경망, 인-메모리 컴퓨팅 기반 차세대 AI 반도체 관련 다수 원천기술 특허 등록 및 출원 완료 - 핵심 기술 다수가 TRL 6 단계(시제품 제작 및 성능 평가)까지 도달 - 기업 용역 과제 및 정부 과제 수행 경험 보유
연구 희망 개요
연구 희망 및 관심 주제
게이트 다이오드 및 저전력 메모리 기반 AI 연산 아키텍처 개발 - 본 연구는 게이트 다이오드, 진동 신경망, 멀티레벨 DRAM 및 인-메모리 컴퓨팅 구조를 활용하여 초저전력·고효율 AI 연산 아키텍처를 구현하는 것을 목표로 합니다. 메모리 내 연산, 진동 기반 연산, 보안용 난수 생성 등 다양한 기능을 단일 또는 통합 구조로 구현함으로써, AI 반도체 SoC 수준으로 확장 가능한 차세대 연산 구조를 제안하고자 합니다.
협력 가능 분야
- AI 반도체 SoC 설계 및 칩 개발 - 신경망 연산용 메모리 기반 하드웨어 가속기 개발 - IoT·엣지 디바이스용 초저전력 연산 시스템 개발 - 보안 암호화 SoC 및 PUF 기반 하드웨어 플랫폼 개발 - 국책과제 공동연구(RISC-V, PIM, K-반도체 연계 과제 등)
본 연구 관련 연구실 특장점
- 게이트 다이오드, 진동 신경망, 인-메모리 컴퓨팅, 멀티레벨 DRAM 등 총 5종의 차세대 소자·회로 기술 포트폴리오 보유 - 고속·고효율·저전력·고집적 구조를 동시에 만족하는 원천 회로 설계 기술 확보 - 암호화, 신경망 연산, 진동 기반 연산, 멀티레벨 메모리 등 분야별 특화 기술 검증 완료 - MNIST 기준 93% 이상의 신경망 연산 정확도를 통해 범용 AI 연산 회로 구현 가능성 입증 - 한국, 미국, 일본, 유럽 등 다국적 특허권 확보를 통한 해외 상용화 가능성 보유
협업 요건
파트너 기대 역할
기업 역할 - AI 반도체 SoC 및 시스템 반도체 수준에서의 회로·칩 설계 및 검증 환경 제공 - 보유 기술의 칩 레벨 확장, 파운드리 연계 및 양산 가능성 검토 - 실증 테스트 및 상용화 시나리오 검토, 시장 적용 방향 제시 연구실 역할 - 게이트 다이오드, 진동 신경망, 메모리 기반 연산 등 핵심 원천 회로 기술 제공 - 인-메모리 컴퓨팅 및 초저전력 AI 연산 아키텍처 설계 및 성능 검증 - 기술 고도화 및 국책과제 연계 연구 수행
협업 파트너 희망 요건
- 시스템 반도체 또는 AI SoC 개발 역량을 보유한 기업 - PUF·보안 하드웨어 또는 IoT 플랫폼 관련 기술을 보유한 기업 - 뉴로모픽 하드웨어, 로직-메모리 구조 등 차세대 반도체 기술에 관심 있는 R&D 조직 - 칩 패브리케이션이 가능한 파운드리와 연계 역량을 보유한 기관 - 국책과제 및 TLO 기반 기술이전 협업 경험을 보유한 기업