매칭 진행 중
·
ID
p-149
아날로그 AI 칩(PIM)용 ECRAM 시냅스 소자·학습 어레이 특허 기술이전 기업 모집
정부 지원 과제
기술 이전
을 함께 진행할
기업
을 찾는 공고입니다.
메모리 셀 안에서 곱셈-누산과 가중치 갱신을 함께 처리하는 ECRAM·산화물 시냅스 소자와 크로스포인트 어레이 기술로, AI 칩에서 메모리와 연산기 사이의 데이터 이동 병목을 줄입니다. 온디바이스·엣지 NPU, PIM 칩, 차세대 메모리 등 저전력 AI 학습·추론 하드웨어에 쓰입니다.
게시자 유형
연구실
핵심 키워드
ECRAM
인메모리 컴퓨팅(PIM)
뉴로모픽 시냅스 소자
과제 규모
협의 가능
공고 마감일
미정
연구실 소개
연구실 소개
POSTECH 전자전기공학과·반도체공학과 김세영 교수님의 AI & Neuromorphic Device Lab(ACE)은 AI 연산용 비휘발성 메모리 소자와 이를 쓰는 어레이·칩을 함께 연구합니다. 교수님은 IBM T.J. Watson 연구소에서 2012년부터 약 8년간 아날로그 AI 하드웨어와 ECRAM 연구를 맡았고, 연구실은 박사후연구원·대학원생 등 17명 규모입니다. 소자 공정·측정, 어레이 학습 알고리즘, 칩 집적·시스템 검증을 한 연구실에서 다루며, 기업의 공정과 칩 목표에 맞춰 보유 특허를 이전하고 적용을 돕는 협력을 지향합니다.
대표 연구 분야
1. ECRAM·산화물 반도체 시냅스 소자 - 텅스텐산화물·IGZO 채널 ECRAM과 수직형 짧은 채널 구조로, CMOS 공정과 호환되면서 가중치가 선형·대칭으로 바뀌는 시냅스 소자를 만듭니다. 2. 아날로그 학습 어레이와 알고리즘 - Tiki-Taka 계열 학습 알고리즘에 맞춰 3단자 셀·크로스포인트 어레이와 갱신 방식을 설계해, 소자의 비대칭·리텐션 문제에도 학습 정확도를 지킵니다. 3. 인메모리 연산(PIM) 칩·가속기 - ECRAM 어레이를 CMOS 회로 위에 집적한 칩과 디지털-아날로그 혼합 가속기 구조로 저전력 AI 학습·추론을 실제 칩에서 검증합니다.
정부과제 / 산학협력 경험
[국가 과제 · AI 반도체] - 과기정통부 PIM인공지능반도체핵심기술개발 「대규모 언어모델 특화 멀티비트 저항변화메모리 기반 PIM 칩 개발」: 연구책임(2025~) - 산업부 민관공동투자반도체고급인력양성 「고집적 SCM·딥러닝 가속기용 CMOS 공정호환 고성능 ECRAM 소자 개발」: 연구책임(2023~2025) - 과기정통부 차세대지능형반도체기술개발 「CMOS 공정호환 3단자 뉴로모픽 시냅스 소자·어레이 시연」: 연구책임(2020~2023) - 과기정통부 개인기초연구 「초저누설 MOSFET·저항저장형 읽기 소자 기반 PIM 소자」: 연구책임(2022~2025) [산학협력] - 삼성전자: 아날로그 딥러닝 가속기용 금속 산화물 시냅스 소자 수탁 과제(2020~2023) - IBM T.J. Watson 연구소: 아날로그 AI 학습·ECRAM 메커니즘 공동연구(공동 논문 2025·2026)
연구 희망 개요
연구 희망 및 관심 주제
AI 모델이 커지면서 칩의 전력과 속도는 연산보다 메모리와 연산기 사이의 데이터 이동에서 막히고 있습니다. 본 연구실은 메모리 셀 안에서 곱셈-누산과 가중치 갱신을 함께 처리하는 아날로그 인메모리 연산으로 이 병목을 줄이고, 추론뿐 아니라 칩 위 학습까지 가능한 소자·어레이 구조를 찾고자 합니다. 기업 공정에 맞춘 시냅스 셀 이식과 어레이 학습 방법의 가속기 적용에 관심이 있습니다. 연구실은 양산 공정과 제품 칩 설계를 직접 하지 않고, 특허와 소자·어레이 설계, 검증 데이터를 제공해 기업의 공정과 칩에 옮기는 역할을 맡습니다.
협력 가능 분야
- 보유 특허 16건 중 기업 제품 로드맵에 맞는 특허 선별과 적용 가능성 검토(1~2개월) - 기업 산화물 TFT·BEOL 공정에 맞춘 ECRAM·산화물 시냅스 셀 구조 이식 - 3단자 시냅스 셀과 크로스포인트 어레이의 가중치 갱신 방식 설계 - 리텐션·비대칭 등 아날로그 소자 특성을 보정하는 학습 알고리즘 적용 - 디지털 가중치와 아날로그 기울기 어레이를 결합한 AI 가속기 구조 설계 - 보유 특허 기술이전과 AI 반도체 정부 R&D 과제 공동 기획·수행
본 연구 관련 연구실 특장점
- 채널 100 nm 이하 ECRAM 4K 어레이를 모놀리식 3차원(M3D) 집적해 수율 100% 칩 시연(IEDM 2025) - 수직형 짧은 채널 ECRAM으로 선택소자 없는 4k 크로스포인트 어레이 동작 시연(IEDM 2024) - ECRAM PIM 학습 시스템·인메모리 연산 회로를 칩 수준에서 검증(IEEE TCAS-I 2026) - 등록 특허: 3단자 시냅스 소자(10-2828603)·시냅스 어레이 학습 방법(10-2828601) - 더블 게이트형 뉴로모픽 메모리(10-2883005)·수직형 시냅스 소자(10-2868131) 등록, 미국 대응 출원 보유 - 리텐션 반영 학습 알고리즘(Sci. Adv. 2024)·RRAM 어레이 오프셋 보정 학습(Sci. Adv. 2026) - 그 밖에 3차원 수직형 메모리 소자 특허(등록 10-2544394) 보유
협업 요건
파트너 기대 역할
기업 역할 - 적용 대상 공정(산화물 TFT·BEOL·메모리 공정)과 목표 칩 사양(정밀도·전력·면적) 공유 - 목표 AI 모델·워크로드와 추론·학습 중 적용 범위, 목표 성능 기준 제시 - 시제품 제작 환경(팹·MPW 일정) 또는 검증용 시뮬레이터·보드 제공 - 기술이전 계약·제품 적용 사업화와 AI 반도체 정부 과제 주관 신청 연구실 역할 - 보유 특허의 기술 내용 설명과 이전 범위·기업 제품 적용 방안 제시 - 기업 목표 공정·칩에 맞춘 시냅스 셀·어레이 구조와 학습 방식 설계 - 소자 측정 데이터와 어레이 시뮬레이션으로 정확도·전력 개선 효과 검증 - 공정 이식용 설계 문서·측정 데이터 제공과 공동 성과의 특허화
협업 파트너 희망 요건
- 온디바이스·엣지 AI용 NPU·PIM 칩을 설계하는 AI 반도체 팹리스 - 인메모리 연산·뉴로모픽 칩을 개발하는 AI 반도체 스타트업 - NPU·메모리 IP를 라이선스하는 반도체 설계자산(IP) 기업 - 산화물 TFT·BEOL 공정을 갖춘 파운드리와 칩 설계 디자인하우스 - SCM·3D 적층 메모리 등 차세대 메모리를 개발하는 메모리 반도체 기업 - CXL·연산형 메모리를 개발하는 메모리 컨트롤러 기업 - 저전력 AI 학습·추론이 필요한 엣지 기기·로봇·차량 전장 기업